Pitch 11 | Dr.-Ing. Matthias Hiller, Fraunhofer-Institut AISEC | RISC-V Secure Element
Nach dem Studium der Elektrotechnik an der Universität Ulm und der Portland State University (USA) promovierte Dr.-Ing. Matthias Hiller an der Technischen Universität München. Seit 2016 ist er in verschiedenen Positionen am Fraunhofer AISEC tätig und leitet derzeit die Abteilung Hardware Security - Secure Circuits and Systems. Seine Forschungsinteressen liegen im Bereich sicherer eingebetteter Systeme, Manipulationsschutz, Chipdesign und vertrauenswürdiger Elektronik.
Das von Fraunhofer AISEC und IIS entwickelte RISC-V Secure Element ist ein vollständiges System-on-Chip (SoC), das als Vertrauensanker die Basis von Sicherheitsarchitekturen in Systemen bildet. Es besteht aus einem 32-bit RISC-V Prozessor, gängigen Speicher- und Peripherie- sowie zahlreichen Sicherheitskomponenten und kryptografischen Implementierungen, inkl. PQC-Verfahren.
Als vorentwickeltes System kann es flexibel um kundenspezifische Anforderungen erweitert werden. Das Secure Element wurde für einen 22nm Prozess entworfen und kann in Deutschland produziert werden. Aufbauend auf Open-Source Projekten wird so eine durchgehende Transparenz als Grundlage für technologische Souveränität erreicht. Die erste Version des Chips wurde bereits gefertigt und befindet sich derzeit in der Validierung.