

Implementierung einer angepassten schnellen Fourier Transformation in VHDL/Verilog

Einleitung

Die schnelle Fourier Transformation (FFT) ist eine optimierte Variante der diskreten Fourier Transformation (DFT). Durch den intensiven Einsatz von Orthogonal Frequency Division Multiplexing (OFDM) in Mobilfunksystemen hat die FFT dort eine besondere Bedeutung. Zurzeit wird die Kanalschätzung im LTE/5G Mobilfunk mittels Pilot-Carriers im Frequenzbereich durchgeführt. Wir wollen den Kanal nun im Zeitbereich schätzen und benötigen eine Transformation der geschätzten Kanalimpulsantwort in den Frequenzbereich. Dafür werden die 10...20 geschätzten Kanalkoeffizienten mit „0“ auf eine Länge von 2048 erweitert („Zero-Padding“) und anschließend mittels FFT in den Frequenzbereich transformiert und zur Kanalkorrektur verwandt.

Kurzbeschreibung

Das Ziel dieses Projektes ist es, eine angepasste FFT/DFT für einen ASIC in Verilog oder VHDL zu simulieren, welche die geschätzte Impulsantwort eines Übertragungskanals in den Frequenzbereich transformiert. Weil Zero-Padding jedoch zu einer schlechten Hardwareausnutzung führt, möchten wir eine optimierte Variante implementieren. Ihre Aufgabe ist es bestehende Ansätze zu recherchieren und ggf. auf Basis derer eine optimierte Variante zu entwickeln.

Voraussetzungen

- Interesse an digitaler Signalverarbeitung und Hardwaredesign (ASIC/FPGA)
- Grundwissen im Umgang mit Matlab ist vorteilhaft
- Grundwissen in VHDL- oder Verilog-Programmierung ist vorteilhaft
- Erste Erfahrungen im Umgang mit FPGAs sind vorteilhaft

Lernziele

In diesem Projekt werden Sie insbesondere lernen, wie man Hardware auf einem ASIC mittels Semi-Custom Synthese implementiert. Weiterhin werden Sie einen der wichtigsten Algorithmen moderner Mobilfunksysteme im Detail kennenlernen sowie die Zukunftstechnologie 5G New Radio.

Kontakt

Daniel.Jendraszyk@unibw.de
Matthias.Korb@unibw.de


```
Library ieee;
use ieee.std_logic_1164.all;
use ieee.math_real.all;
use ieee.numeric_std.all;

Library work;
use work.complex_package.all;

entity fft_dut is
  generic (
    g_WIDTH : natural;
    N_fft : integer
  );
  port (
    rst : in std_logic;
    clk : in std_logic;
    vld_in : in std_logic;
    x_in : in complex_type(real(g_WIDTH-1 downto 0), imag(g_WIDTH-1 downto 0));
    x_out_fft : out complex_type(real(g_WIDTH-1 downto 0), imag(g_WIDTH-1 downto 0))
  );
end entity fft_dut;

architecture rtl of fft_dut is
  constant stages : integer := Integer(log2(Integer(N_fft)));
  type x_type is array (stages-1 downto 0) of complex_type(real(g_WIDTH-1 downto 0), imag(g_WIDTH-1 downto 0));
  signal x_in_s, x_out_rtw, x_out_add_s, x_out_sub_s, x_out_mult_s, x_rsq, v1_in_s, twiddle_factor : x_type;
```

Schaltungssynthese



Simulation